Рисунок 2.1 – Схемне зображення Т- тригера

Синхронний Т- тригер , при одиниці на вході Т , по кожному такту на вході З змінює своє логічне стан на протилежний , і не змінює вихідну стан при нулі на вході T. Т- тригер можна побудувати на JK- тригері , на двухступенчатому (Master - Slave , MS) D- тригері і на двох одноступінчатих D- тригерах і інверторі .

Як можна бачити в таблиці істинності JK -тригера , він переходить в інверсне стан кожного разу при одночасній подачі на входи J і K логічної 1 . Ця властивість дозволяє створити на базі JK -тригера Т- тригер , об'єднуючи входи J і К.

У двухступенчатому (Master - Slave , MS) D- тригері інверсний вихід Q з'єднується зі входом D , а на вхід З подаються лічильні імпульси. В результаті тригер при кожному рахунковому імпульсі запам'ятовує значення Q , тобто буде перемикатися в протилежний стан .

Т- тригер часто застосовують для зниження частоти в 2 рази , при цьому на Т вхід подають одиницю , а на С - сигнал з частотою , яка буде поділена на 2.

Таблиця 2.2 – Таблиця істинності Т-тригера