Проектируемое устройство строится на восьми корпусах микро­схем. Оно может использоваться в системах, в которых допустимое время формирования выходного кода не превышает 150 нс: действитель­но, задержка выходного кода

τ = τ(ППЗУ) + τ(SM1,SM2) + τ(SM) = τ(КР556РТ4) + τ(К155ИМ3) + τ(К155ИМ3 + К155ИМ2) = 70 + 40 + 40 = 150 нс.

Преобразователь на стандартных логических элементах может быть построен из двух 4-битовых преобразователей и 3-разрядного сумматора. Если Х0, X1, Х2, Х3 - биты 4-разрядного поля входного слова, Y0, Y1, Y2 - биты выходного слова 4 - битового преобразовате­ля, определяющего двоичный позиционный код числа единиц поля вход­ного слова, то, рассматривая Y0, Y1, Y2 как логические функций пе­ременных Х0, X1, Х2, ХЗ, получим следующие логические выражения выходов преобразователя для реализации на элементах И-НЕ и ИСКЛЮЧАЮЩЕЕ ИЛИ (mod 2):

Y0 = A0 mod2 A1 mod2 A2 mod2 A3,

Y1 = (A0 / A2 / A3) / (A0 / A1 / A2) / (A0 / A2 / A3) / (A0 / A1 / A3),

Y2 = A0 / A1 / A2 / A3.

Преобразователь на восемь разрядов, построенный из двух 4-битовых преобразователей на элементах К155ЛН1, К155ЛП5, К155ЛА4, К155ЛА2, К155ЛА1, К155ИМЗ, содержит двенадцать корпусов вместо одного корпу­са ППЗУ.

2.3. РЕГИСТРОВАЯ РЕАЛИЗАЦИЯ УСТРОЙСТВА

Комбинационная реализация разрабатываемого устройства имеет крупный недостаток - объем устройства растет пропорционально длине входного кода. Поэтому целесообразно комбинационную реализацию при­менять при длине кода не более 32 бит. В ряде практических случаев приходится подсчитывать число единиц в многоразрядных словах, дли­на которых заранее не определена. Отсюда следует, что преобразова­тель "числа единиц" в двоичный позиционный код должен быть более гибким, более универсальным.

В основу построения регистрового варианта устройства положим идею преобразования параллельного кода в последовательный с после­дующим счетом числа единичных символов. Такое преобразование долж­но начинаться с момента прихода входного кода и сигнала СТРОБ и за­канчиваться моментом окончания счета единичных символов с генераци­ей импульса считывания. Таким образом, задача преобразования распа­дается на две подзадачи: преобразование параллельного кода в после­довательный и получение выходного кода с формированием УСЧИТ.

Первая подзадача решается двумя путями: первый состоит в ис­пользовании мультиплексора, второй - сдвигового регистра. Первый вариант требует фиксации входного кода на все время преобразования. Второй вариант является более универсальным. Для его реализации достаточно выставить входной код А{1:32} на время сигнала СТРОБ. В учебном