Каждый байт преобразуется в число единиц c помощью цифрового устройства, которое назовем преобразователем кода и будем обозна­чать через ПPi{1:4} (i = 1, 2, 3, 4). Тогда

B{1:6}=ПР1{1:4} + ПР2{1:4} + ПР3{1:4} + ПР4{1:4}.

Будем формировать сумму в два этапа - суммированием кодов пары преобразователей и суммированием полученных сумм:

P1.SM1{0:3} = ПР1{1:4} + ПР2{1:4},

P2.SM2{0:3} = ПР3{1:4} + ПР4{1:4},

B{1:6} ≡ SM{0:5}=0.P1.SM1{0:3} + 0.P2.SM2{0:3}.

Здесь P1 и Р2 - сигналы переноса 4-разрядных сумматоров  SМ1 и SM2.

Функциональная схема устройства изображена на рис. 2.2. Сиг­нал УСЧИТ образуется путем задержки сигнала СТРОБ на максимально возможное время формирования выходного кода. Оно зависит от выбран­ной элементной базы.

Для построения сумматоров SM1 и SM2 воспользуемся микросхемой К155ИМЗ (4-разрядный сумматор), а для построения сумматора SM -микросхемами К155ИМЗ, К155ИМ2 (К155ИМ2 - 2-разрядный сумматор). За­держка в формировании выходного сигнала этими сумматорами составля­ет не более 40 нc.

Преобразователи кодов ПРi являются нестандартными устройствами. Анализ показывает, что использование логических элементов (элементов с "жесткой" структурой) приводит к очень объемной реа­лизации. Возникает мысль об использовании программируемых струк­тур - электрически программируемых постоянных запоминающих уст­ройств (ППЗУ) или программируемых логических матриц. Первая струк­тура более доступна, поэтому будем использовать микросхему КР556РТ4, изображенную на рис. 2.3. Эта микросхема совместима c ТТЛ - элементами (ТТЛ - транзисторно-транзисторная логика) и обеспе­чивает задержку не более 70 нс. Программирование этого ППЗУ будем проводить по таблице истинности функции преобразования 8-разрядно­го кода в 4-разрядный (табл. 2).

Таблица  2